概要： 片外专用高精度ADC一般用于像衡器这样追求精度的领域，单片机片内的ADC有8位的、10位的，做到12位就不错了，一般是逐次逼近式的，片外的则主要是Σ-Δ Delta/Sigma的
主要领域： 电子秤等衡器
A 参数选择
精度 位数 电子秤18位 24位的等 内在增益 与单片机的接口 SPI或I2C 通道数 1通道 2通道…
B 电路构成
差分输入（电阻桥）—>【ADC 内置增益】——>SPI/I2C到CPU 晶振有的可用内部的，有的可外接 参考电压 供电 有的带LDO 范围宽一些 有的ADC还提供了专门的ready信号，供CPU中断获取信号
C 软件处理
有的ADC需要上电初始化设置一下 有的还可通过指令进行校准（平移校准offset，斜率校准gain）
其他相关
放大时噪声也被放大 AD电路外部用运放放大或者采用ADC内部的放大，效果都类似的，都是在转换前放大
市场行情
TI 芯海等 片内 片外 精度要求 如果精度要求高可选择片外的 分辨率 什么是分辨率呢？以8位的ADC为例子，在5V范围内，其电压的分辨率为5V/256,约19.5mV,即每19.5mV为一个增量。 试举例如下：当输入的电压为0V时，其结果为0，当输入电压为19.5mV时，其结果为1，以此类推，当输入电压为5V的时候，其结果为 255。 实现类型：
- ADC SAR逐次逼近型模数转换器 现在的主流
逐次比较型AD由一个比较器和DA转换器通过逐次比较逻辑构成，从MSB开始，顺序地对每一位将输入电压与内置DA转换器输出进行比较，经n次比较而输出数字值。其电路规模属于中等。其优点是速度较高、功耗低，在低分辩率（<12位）时价格便宜，但高精度（>12位）时价格很高。 逐次逼近式A/D转换器的工作原理可用天平秤重过程作比喻来说明。若有四个砝码共重15克，每个重量分别为8、4、2、1克。设待秤重量Wx = 13克，可以用下表步骤来秤量： 顺序 砝码重 比较判断 暂时结果 1 8g 8g<13g保留 8g 2 8+4g 12g<13g保留 12g 3 8+4+2g 14g>13g撤消 12g 4 8+4+1g 13g=13g保留 13g
- Σ-Δ Delta/Sigma 可做到高分辨率
Σ-Δ型AD由积分器、比较器、1位DA转换器和数字滤波器等组成。原理上近似于积分型，将输入电压转换成时间(脉冲宽度)信号，用数字滤波器处理后得到数字值。电路的数字部分基本上容易单片化，因此容易做到高分辨率。主要用于音频和测量。 下面简要介绍常用的几种类型的基本原理及特点：积分型、逐次逼近型、并行比较型/串并行型、∑-Δ调制型、电容阵列逐次比较型及压频变换型。
- 积分型（如TLC7135）
积分型AD工作原理是将输入电压转换成时间(脉冲宽度信号)或频率(脉冲频率)，然后由定时器/计数器获得数字值。其优点是用简单电路就能获得高分辨率，但缺点是由于转换精度依赖于积分时间，因此转换速率极低。初期的单片AD转换器大多采用积分型
- 并行比较型/串并行比较型（如TLC5510）
并行比较型AD采用多个比较器，仅作一次比较而实行转换，又称FLash(快速)型。由于转换速率极高，n位的转换需要2n-1个比较器，因此电路规模也极大，价格也高，只适用于视频AD转换器等速度特别高的领域。 串并行比较型AD结构上介于并行型和逐次比较型之间，最典型的是由2个n/2位的并行型AD转换器配合DA转换器组成，用两次比较实行转换，所以称为Half flash(半快速)型。还有分成三步或多步实现AD转换的叫做分级（Multistep/Subrangling）型AD，而从转换时序角度又可称为流水线（Pipelined）型AD，现代的分级型AD中还加入了对多次转换结果作数字运算而修正特性等功能。这类AD速度比逐次比较型高，电路规模比并行型小。
- 电容阵列逐次比较型
电容阵列逐次比较型AD在内置DA转换器中采用电容矩阵方式，也可称为电荷再分配型。一般的电阻阵列DA转换器中多数电阻的值必须一致，在单芯片上生成高精度的电阻并不容易。如果用电容阵列取代电阻阵列，可以用低廉成本制成高精度单片AD转换器。最近的逐次比较型AD转换器大多为电容阵列式的。
- 压频变换型（如AD650）
压频变换型（Voltage-Frequency Converter）是通过间接转换方式实现模数转换的。其原理是首先将输入的模拟信号转换成频率，然后用计数器将频率转换成数字量。从理论上讲这种AD的分辨率几乎可以无限增加，只要采样的时间能够满足输出频率分辨率要求的累积脉冲个数的宽度。其优点是分辩率高、功耗低、价格低，但是需要外部计数电路共同完成AD转换。 每一位的A/D 转换时间被定义为 TAD。每完成一次8 位A/D 转换需要9.5 TAD。”Tad是硬件要求的时钟的周期，“为了确保A/D 转换正确，所有器件的A/D 转换时钟(TAD) 的选择必须满足最小1.6uS”。程序中的延时可用于控制采样时间，但和硬件设定的AD转换时钟的周期值无关。 A/D转换的时钟选择必须满足一个Tad周期，最小值不能小于1.6us，这一限制是又模块内部的工作特性决定的，如果小于这一值，则不能保证得到正确的转换结果。基于这一最小值的要求，就可以推算出A/D转换时钟该如何选择。。。。。。当然也不是越大越好，因为内部采样电容存在漏电情况，时间越长漏电越多，结果精度误差也就越大。以8位转换结果为例，总共转换时间不应超过50us。
